EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

63313251

PUBLICATION DATE

21-12-88

APPLICATION DATE

16-06-87

APPLICATION NUMBER

62148003

APPLICANT: MITSUBISHI ELECTRIC CORP;


INVENTOR: YOSHIDA KOIÇHI;

INT.CL.

G06F 12/06 G06F 13/16

TITLE

: ADDRESSING CIRCUIT



ABSTRACT: PURPOSE: To expand an address space to be accessed by writing data on a data bus in an address register connected to the data bus and using the data as an address of a device to be accessed.

> CONSTITUTION: In case of accessing a memory 2 from a CPU1, a memory address to be accessed is written in address registers H6, L7 set up by an address decoder 8 as data from the data us 4 prior to the memory access. When the CPU1 outputs an active signal from the decoder 8 to the memory 2, the data stored in the registers H6, L7 are transferred to the memory 2 as the address data of the memory 2 and data are transmitted/received between the memory 2 and the CPU1 in accordance with a signal from a control bus 5.

COPYRIGHT: (C)1988,JPO&Japio

19日本国特許庁(JP)

11 特許出願公開

@ 公 開 特 許 公 報 (A)

昭63-313251

@Int CI 1

識別記号 301

庁内整理番号

邳公開 昭和63年(1988)12月21日

G 06 F 12/06 13/16

E-8841-5B Z - 8841 - 5B

発明の数 1 審査請求 未請求 (全4頁)

3発明の名称

アドレツシング回路

20特 顖 昭62-148003

邻出 願 昭62(1987)6月16日

②発 明 者 촘 \blacksquare

兵庫県神戸市兵庫区和田崎町1丁目1番2号 三菱電機株

式会社制御製作所内

⑪出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

②代 理 人 弁理士 田澤 博昭 外2名

> 明 却

1. 発明の名称

アドレッシング回路

2. 特許請求の範囲

アドレスパスとデータバスとコントロールバス とを有する中央処理装置と、上記データバス上の データを格納し、その格納したデータをアクセス されるべきデバイス4の新たなアドレスバスとす るための複数のアドレスレジスタと、上記中央処 理装置から出力される上記コントロールバスの信 号とアドレスバスの信号とにより上記アドレスレ ジスタに書き込むためのアドレスを設定するアド レスデコーダとを備えたアドレッシング回路。

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、マイクロコンピュータ(以下、マ イコンという)システムにおいて、本来中央処理 装置(以下、CPUという)が有するメモリアド レス空間より実質的に大きな容量のメモリなどの デバイスのアクセスが可能となるようにしたアド

レッシング回路に関するものである。

〔従来の技術〕

第2図はたとえばCQ出版株式会社発行「トラ ンジスタ技術」1985年5月号392ページに 示された従来のアドレッシング回路のシステムブ ロック図であり、この第2図において、1はCP U、 2 は C P U 1 がアクセスするメモリであって、 CPU1とメモリ2で構成されたマイコンシステ ムを構成している。

CPU1とメモリ2間には、アドレスパス3、 データバス4、コントロールバス5が接続されて いる。アドレスパス 3 は、CPU1 がメモリ 2内 のいずれの番地にデータを格納するかを示すため のアドレスバスである。

また、データバス 4 はCPU1とメモリ 2 間と のデータの授受を行うためのデータバスであり、 コントロールバス5はCPU1が読み出し動作か、 費き込み動作を行うか、あるいは入力/出力(以 下、1/0という)空間をアクセスするか、メモ り空間をアクセスするかなどを指示する。

次に、動作について説明する。 C P U 1 のアドレスバス 3 が仮に 1 6 ピットで構成されている場合は C P U 1 は最大「0 0 0 0 x 」番地から「F F F F x 」番地の合計 2 '*、すなわち「6 5 5 3 6」とおりのアドレスを選択することができる。

換言すれば、「65536」番地分の容置のメモリをCPU1はアクセスできる。これは、通常CPU1は「64Kワードのアドレス空間を有する」と称するアドレスバス3が20ピットならCPU1は2¹⁰、すなわち1Mワードのアドレス空間を有し、「00000 m」番地から「FFFFF」番地のアドレスをアクセスすることができる。

たとえば、CPU1がメモリ2内の「2345 6 m 」番地からデータを読み出しする場合は、ア ドレスバス20ピットは「23456 m 」を指示 するとともに、コントロールバス5内のメモリ読 み出し信号をアクティブにすると、メモリ2に接 続されているデータバス4を介してメモリ「23 456 m 」番地のデータがCPU1に入力される。

レジスタに書き込むためのアドレスをアドレスデ コーダで設定するようにしたものである。

(作用)

この発明におけるアドレスデコーダはアドレスレジスタに書き込むためのアドレスを中央処理を置から出力されるコントロールバスの信号とアドレスバスの信号とによりアドレスレジスタに設定し、その設定されたアドレスにデータバス上のデータをアドレスレジスタに書き込み、その書き込んだデータをアクセスすべきデバイスメモリなどのデバイスのアドレスとする。

〔寒施例〕

以下、この発明の一実施例を図について説明する。第1 図において、第2 図と同一部分には同一符号を付して述べる。 C P U 1 がアクセスするデバイスとして、ここではメモリ 2 を使用した場合で説明を進めることにする。このメモリ 2 は 1 M ワードのメモリとする。この C P U 1 とメモリ 2 間にはデータバス 4 、コントロールバス 5 が接続されている。また、C P U 1 はアドレスバス 3 を

(発明が解決しようとする問題点)

従来のアドレッシング回路は以上のように構成されているので、CPU1から出力されるアドレスバス3が直接メモリ2などのCPU1周辺デバイスをアクセスできる最大の容量は、アドレスバスのピット数で制限され、nピットのアドレススバスを有するCPUは、2°ワードのアドレス空間に限定され、2°ワード分の容量しかアクセスできないなどの問題点があった。

この発明は、上記のような問題点を解消するためになされたもので、CPU本来のアドレスバスのピット数 n によって制限される最大の容量 2 ° ワードよれも大きな容量のメモリなどのデバイスをアクセスできるアドレッシング回路を得ることを目的とする。

(問題点を解決するための手段)

この発明に係るアドレッシング回路は、データバス上に設けられたアドレスレジスタにデータバス上のデータを書き込んで、このデータをアクセスすべきデバイスのアドレスとし、このアドレス

介してアドレスデコーダ 8 に接続されており、ア ドレスデコーダ 8 には C P U 1 からコントロール バス 5 を通して転送される信号も入力されるよう になっている。

このアドレスバス 3 およびデータバス 4 は 1 6 ピットとし、このデータバス 4 を介して C P U 1 はメモリ 2 とデータの授受を行うようになっている。データバス 4 上に 4 ピットのアドレスレジスタ L 7 が設けられている。アドレスレジスタ H 6 とアドレスレジスタ L 7 の出力はメモリ 2 のアドレスバスとなるように構成されている。

また、上記コントロールバス5はCPU1が読み出し動作か書き込み動作を行なうかあるいはI
/〇空間をアクセスするか、メモリ空間をアクセスするかなどを指示するようになっている。

さらに、上記アドレスデコーダ 8 は C P U 1 か ら出力されるコントロールバス 5 の信号とアドレ スバス 3 の信号とで C P U 1 がアドレスレジスタ H 6、アドレスレジスタし7にデータを書き込む

タイミングをそれぞれポートアドレス1、ポート アドレス2という1/0アドレス空間のアドレス を介してアドレスレジスタに指令するようにして いる。さらに、メモリ2をアクセスするタイミン グもポートアドレス3というアドレスを介して指 令するようにしている。

次に、動作について説明する。 CPU1のアド レスバス 3 は 1 6 ピットであるため、本来この C PU1のアドレス空間は210の64Kワードであ り「0000x」番地から「FFFFx」番地の アドレスしか有さない。

しかし、このCPU1で1Mワード、すなわち、 2 2 0 ワードのメモリをアクセス、つまり「000 00x 」番地から「FFFFFR」番地までのア ドレス空間をアクセスするためには、20ピット のアドレスバスが必要となるが、この発明では、 アクセスするメモリ2のアドレスはすべてデータ バス4よりデータとして与える。

CPUlがメモリ2をアクセスする場合は、メ モリアクセスに先だってアクセスするメモリアド

ス3のうちのポートアドレス3のみをアクセスす るのみで、1Mワード分のメモリをアクセスでき る。たとえばメモリアドレス「23456m」番 地のデータを読み出す場合について説明する。た だしポートアドレス1ないしポートアドレス3を それぞれ1番地、2番地、3番地とすると、まず CPU1よりポートアドレス1番地に"2 * "を 書き込む。

次にポートアドレス2番地に "3 4 5 6 n "を 書き込み、ポートアドレス3番地より読み込み動 作を行なうと、メモリ2のアドレス「23456g」 るべきデバイスのアドレスをデータバスよりデー 番地のデータがデータバス4を介してCPU1へ 入力される。

なお、上記実施例では、アドレスパス20ピッ ト分のアドレス空間を16ピットのデータバスを 有するCPUでアクセスするために、4ピットの アドレスレジスタH6と16ピットのアドレスレ ジスタし7に分離したが、この分離するピット数 は8ピットと12ピットなど任意でよい。

また、もっと大きなアドレス空間、たとえばア

レスをデータバス 4 よりデータとしてアドレスデ コーダ8で設定されたポートアドレス1とポート アドレス2を通してそれぞれアドレスレジスタH 6、アドレスレジスタしてに書き込む。

メモリアドレスは20ピット必要であり、CP U 1 のデータバス 4 は 1 6 ビットであり、 2 0 ビ ット中の上位4ピットはアドレスレジスタH6に 書き込み、下位16ピットはアドレスレジスタし 7に貫き込むようにして、2度に分けて書き込む。

その後、CPU1はポートアドレス 3 どいうア ドレスを介してアドレスデコーダ8よりメモリ2 に対してアクティブ信号を出力すると、アドレス レジスタH6、アドレスレジスタL1に書き込ん だデータがメモリ2のアドレスデータとしてメモ リ2に転送され、そのアドレスにデータが書き込 まれたり、あるいはメモリ2よりデータバス4を 通してCPU1に読み出されたり、コントロール パス5の信号にしたがってメモリ2とCPU1間 にデータの授受が行われる。

つまり、ポートアドレス 1 ないしポートアドレ

ドレス40ピット分のアドレス空間を必要とする 場合はそれぞれ8ピット、16ピット、16ピッ 1・のアドレスレジスタ三つあればよく、アドレス レジスタを一つ増加することより容易に実現でき る.

さらに、アドレスレジスタに書き込むためのア ドレスはポートアドレスとしたがメモリアドレス としてもよい。

(発明の効果)

以上のようにこの発明によれば、アクセスされ タとしてアドレスレジスタに書き込み、そのアド レスレジスタに書き込んだデータそのものがアド レスとなるように構成したので、CPUからアド レスレジスタをアクセスするためのポートアドレ スあるいはメモリアドレスと実際にメモリなどの デバイスとデータの授受を行なうためのポートア ドレスあるいはメモリアドレスの2種類のアドレ スをアクセスするのみで、CPU本来の有するア ドレス空間より実質的には大きな容量のメモリな

どのデバイスのアクセスが可能となると同時に本来CPUが有するメモリアドレス空間あるいは I / Oアドレス空間とは別の全く異種のアドレス空間を任意の数追加することができる効果がある。

4. 図面の簡単な説明

....


第1図はこの発明の一実施例によるアドレッシング回路のシステムプロック図、第2図は従来のアドレッシング回路のシステムプロック図である。

1 は C P U、 2 はメモリ、 3 はアドレスバス、 4 はデータバス、 5 はコントロールバス、 6 はアドレスレジスタ 1、 1 はアドレスレジスタ 1、 1 はアドレスデコーダ。


なお、図中、同一符号は同一又は相当部分を示す。

特 許 出 願 人 三菱電機株式会社 原田第 代理人 弁理士 田 澤 博 昭 出版程 (外2名)

第 1 図



3:アドレスパス 4:データパス 5:コントロールパス



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.